La tecnología microelectrónica en la era del 5G

Ignacio Mártil

Catedrático de Electrónica de la Universidad Complutense de Madrid y miembro de la Real Sociedad Española de Física

?

(El contenido de este artículo está recogido de forma más amplia y detallada en el Capítulo 5 de mi libro: “Microelectrónica. La historia de la mayor revolución silenciosa del siglo XX”; 2018, Ediciones Complutense)

 

En este artículo voy a describir algunas de las características de los chips más avanzados del mercado en estos momentos. Anticipo que lo que se puede leer en este artículo es más próximo a la ciencia ficción que a la realidad, pero no nos confundamos, es realidad.

Qualcomm Snapdragon 888, unos de los chips más avanzados del mercado en la actualidad. Ver el texto para más detalles

1. Nodo tecnológico: definición y controversias

La tecnología de fabricación de Circuitos Integrados (en lo que sigue, CI o chips, su denominación habitual en inglés) se basa desde la invención del MOSFET en el concepto de nodo. Hasta 2012, el número que define un nodo representaba la longitud de una región del dispositivo denominada Canal del MOSFET, de manera que si hablamos, por ejemplo, del nodo de 45 nm, estamos indicando que todos los transistores de un CI fabricado en ese nodo tiene el canal con esa dimensión:

Vista de un corte transversal de un MOSFET convencional fabricado en el nodo de 22 nm, con la indicación del canal (Channel) del mismo. Obsérvese la escala en la esquina inferior izquierda para apreciar el tamaño del dispositivo

Según vimos en el artículo anterior, la tendencia en la industria es a duplicar en número de transistores en un chip cada 18 meses, la conocida como Ley de Moore. Para lograr ese objetivo, lógicamente, los transistores deben hacerse cada vez más pequeños y eso justifica la secuencia que han seguido los nodos de fabricación, secuencia que ha ido evolucionando siguiendo los valores que reproduzco a continuación, donde muestro únicamente los nodos de la última década –la secuencia empezó en 1960 con el nodo de 50 µm– y el año en el que se introdujeron cada uno de ellos en el mercado:

Nodo (nm)	32	22	16	10	7	5
Año	2009	2012	2015	2017	2018	2020

Ha habido también lo que podríamos denominar “Nodos intermedios” (28 nm, 20 nm, 14 nm), eso se debe a razones de los procesos de fabricación y las dificultades que entraña pasar de un nodo al siguiente en lo que a inversiones respecta. Lo analizo al final del artículo.

En términos generales, cuanto más pequeño es el nodo, más pequeño es el tamaño de los dispositivos, lo que a su vez produce transistores que son más rápidos y más eficientes en lo que a consumo de energía hace relación. Como indico en el párrafo precedente, desde 2012 más o menos, y debido a varias discrepancias de marketing y entre las diferentes fábricas de CI, el número del nodo en sí ha perdido el significado exacto que alguna vez tuvo. De hecho a partir del nodo de 22 nm e inferiores (16 nm, 14 nm, 10 nm, 7 nm y 5 nm) ese número se refiere exclusivamente a una generación específica de chips fabricados con una tecnología determinada, supuestamente superior y más avanzada que la anterior, pero ya no corresponde a ninguna dimensión concreta de los dispositivos fabricados así.

Es decir, el número del nodo se ha desacoplado de la realidad física y puede ser varias veces menor que la longitud mínima real del canal de la puerta del MOSFET. Por otro lado, diferentes fabricantes de semiconductores etiquetan tecnologías similares con números de nodo diferentes, creando así una mayor confusión. Sin embargo, la convención de nombres se ha mantenido y es lo que las principales fábricas siguen denominando nodos.

Siguiendo esa tendencia, desde 2016-2017 los nombres de nodos han sido completamente superados por el marketing y hay algunos fabricantes (por no decir todos los grandes) que utilizan los nombres de manera ambigua para representar procesos ligeramente modificados respecto de los nodos anteriores. Además, el tamaño, la densidad y el rendimiento de los transistores fabricados por diferentes empresas ya no coinciden entre ellos. Por ejemplo, lo que Intel denomina nodo de 10 nm es comparable al nodo de 7 nm de otros como el fabricante de Taiwan TSMC o el de Corea del Sur Samsung, mientras que el nodo Intel de 7 nm es comparable al nodo TSMC o Samsung de  5 nm.

Esta “carrera” por disponer de una tecnología con el nanómetro más pequeño empieza a cuestionarse como método de evaluación y/o definición de una tecnología. El fabricante TSMC ha indicado recientemente que la métrica nanométrica "está casi obsoleta hoy en día", ya que no tiene en cuenta simultáneamente cuestiones muy relevantes como las tecnologías de memoria, densidad de integración, etc. En otras palabras, desde hace 4-5 años cada nuevo número de nodo representa una tecnología que duplica la densidad de transistores respecto del nodo anterior, en lugar de referirse a una reducción del tamaño de cualquier dimensión característica del transistor. Lo vemos con más detalle en el siguiente párrafo.

Si se observa la secuencia descrita en la tabla anterior, hay una relación directa entre cada una y su sucesora:

Nodo N = 0.7 × Nodo (N+1)

¿Por qué ese factor 0.7? Porque lo que se pretende globalmente al cambiar de nodo es reducir el área que ocupan los transistores en el chip a la mitad, de cara a seguir cumpliendo con las predicciones de la Ley de Moore, que es una especie de profecía autocumplida por la industria microelectrónica desde hace más de medio siglo, desde que esta se enunció en 1965. Pero para que eso suceda, es obligatorio reducir no solo la longitud del canal, sino también otras dimensiones, por lo que se deben reducir en igual proporción el largo y el ancho, para que el área del nuevo dispositivo cumpla la ley:

Área (Dispositivo nuevo nodo) = 0.5 × Área (Dispositivo antiguo nodo)

Eso se logra con ese factor, pues 0.7 × 0.7 = 0.5 (la reducción de la dimensión “alto” va por otro camino y en las reglas de escalado de la “altura” intervienen otros factores que quedan fuera del objetivo de este artículo). Esto implica, efectivamente, una reducción del 50% en el área y por lo tanto, una duplicación del número de transistores por área en un chip.

2. La fantasía en unos pocos milímetros cuadrados

Hechas las salvedades indicadas en el punto anterior relativas al nodo de fabricación, hoy en día, los buques insignia de los principales diseñadores y fabricantes de CI se realizan en el nodo de 5 nm. En la siguiente figura muestro tres de los chips de vanguardia, entre otros que llegarán al mercado en los próximos meses. Los tres circuitos de la imagen se presentaron a finales del año pasado y constituyen en estos momentos, la punta de lanza de la tecnología microelectrónica:

De izquierda a derecha, Apple A14 Bionic (fabricado por TSMC, que equipará el iPhone 12), HiSilicon Kirin 9000 (también fabricado por TSMC, para el Huawei Mate 40) y Qualcomm Snapdragon 888 (fabricado por Samsung, que irá dentro del Xiaomi Mi 11). Los tres tienen tamaños similares. Ninguna de las tres empresas que los han diseñado los fabrican, los tres son lo que se denomina en el sector “fabless”

Los tres chips anteriores ya no se pueden denominar microprocesadores, pues sus funciones van mucho más allá de lo que hace la CPU de un ordenador. De hecho son SoC (System-on a-Chip) y serán los responsables de equipar los teléfonos móviles más avanzados del mercado, que  se comercializarán en los próximos meses. Si nos metemos dentro de alguno de estos dispositivos, nos encontramos unas cifras de transistores verdaderamente asombrosas. Por ejemplo, el Apple Bionic A14:

Tecnología: nodo 5 nm (TSMC)

Número de transistores: 11.800 millones

Dimensiones: 9.38 mm × 9.38 mm = 88 mm²

Densidad: 134.09 Millones de transistores/mm²

La densidad de transistores que integra es inferior a lo que el fabricante TSMC indica que puede llegar a alcanzar: en lugar de 171,3 millones de transistores por mm², el A14 Bionic tiene “solamente” 134,09 millones de transistores por mm².

En el caso del Kirin 9000, el procesador del nuevo Huawei Mate 40, es el primer dispositivo  SoC diseñado por HiSilicon fabricado en el nodo de 5 nm+ FinFET (veremos en un próximo artículo qué significan esas siglas) de su fabricante, TSMC. Tiene 15.300 millones de transistores. No se han dado datos del área del chip, por lo que no puedo indicar la densidad de transistores, pero con toda certeza supera los 140-150 Millones de transistores/mm².

Del tercero de los dispositivos, el Snapdragon 888 no se han publicado datos precisos ni de su área (aunque hay fotos del dispositivo donde se aprecia que su tamaño es muy similar al del A14 Bionic) ni del número de transistores que integra, pero será muy similar a los valores de los otros dos. De hecho, en los tres dispositivos nos encontramos ante una demostración asombrosa de lo que es capaz la tecnología microelectrónica y lo que realmente significa el concepto SoC: cada zona del dispositivo, a pesar de lo reducido de su tamaño, se encarga de realizar funciones que hasta no hace muchos años llevaban a cabo chips independientes. En el caso del Snapdragon 888 nos encontramos el siguiente reparto de funciones por las diversas zonas del chip:

Izquierda: las áreas que ocupa dentro del chip cada uno de las funciones que incluye el Snapdragon 888. Derecha: el tamaño real del chip

Esta imagen es el perfecto ejemplo de lo que es un System on a Chip: un circuito que integra en un único chip la mayoría de los sistemas que componen un ordenador: almacenamiento, procesado de imagen, procesado de datos, etc. Todo en un único chip. La CPU del Snapdragon 888 va más allá de todo lo conocido hasta la fecha y permite efectuar 26 TOPS (Tera Operaciones Por Segundo; es decir 26 billones de operaciones por segundo), lo que significa que es el chip más avanzado de cualquier teléfono móvil en este momento. Está fabricado siguiendo el que se conoce como proceso  5nm (5LPE) de Samsung.

En el siguiente artículo, nos meteremos dentro de estos chips para ver con cierto detalle que contienen.